不同電源供電的電路橋接的有效方法
假如要將5V規(guī)劃轉(zhuǎn)為3.3V，榜首件事就是尋求電源為3.3V但其他性能相同的單片機(jī)。大多數(shù)情況下，都能找到支撐3.3V電壓的平等器材。并且，基本上，3.3V器材的本錢與之持平，乃至更低。假如找不到可運(yùn)行在3.3V條件下的代替器材，那么就有必要選用雙電源了。本文的要點(diǎn)就是評論選用雙電源供電的規(guī)劃。
關(guān)于5V和3V器材共存的規(guī)劃，首要有必要了解邏輯電平緩輸入/輸出結(jié)構(gòu)。關(guān)于輸入，需求考慮VIH(確保被檢測為高輸入的電壓)和VIL(確保被檢測為低輸入的電壓)。將3.3V體系連接到5V器材時(shí)，VIH 一般會(huì)比VIL帶來更大的問題。當(dāng)然，這并不是說能夠疏忽VIL 參數(shù)。驅(qū)動(dòng)器材有必要輸出高于接納器材VIH(min)值的電壓才干確保正確的邏輯檢測�？墒牵偃珉妷禾咭膊缓谩�
簡直一切CMOS器材在一切I/O引腳都選用了某種方式的ESD維護(hù)。完成ESD維護(hù)最常見的辦法是選用箝位二極管將這些引腳連接到Vdd 和 Vss。這一般意味著最大輸入電壓為Vdd +0.3V，最小輸入電壓為Vss - 0.3V。假如電壓超出這一范圍，維護(hù)二極管就會(huì)導(dǎo)通。假如輸入端沒有串聯(lián)電阻，就會(huì)導(dǎo)致這些二極管通過極大電流，并有或許形成器材鎖死。這必定不是所希望發(fā)作的。假如電壓足夠高(如3.3V體系中的5V輸入)，那么串聯(lián)電阻有必要非常大才干確保箝位電流處于安全范圍內(nèi)。假如電阻足夠大，那么因?yàn)橐_電容和 PCB布線而引起的低輸入容抗或許就會(huì)變得重要起來。RC時(shí)間常數(shù)會(huì)導(dǎo)致信號推遲。許多出產(chǎn)商都主張不要運(yùn)用箝位二極管完成ESD維護(hù)。因此，選用串聯(lián)電阻并非將5V信號饋送到3.3V器材的最好辦法。
讓我們看一下標(biāo)準(zhǔn)CMOS器材的邏輯電平，大多數(shù)器材的VIH (min)都是0.7 Vdd或 0.8 Vdd。而 VIL(max) 大致在0.2 Vdd或0.3 Vdd。關(guān)于5V邏輯，對應(yīng)的VIH 為 3.5V或4.0V，VIL(max) 為1.0V或1.5V。在低負(fù)載時(shí)，大多數(shù)CMOS器材的輸出都接近于電源電壓(0.1 或 0.2V)。跟著負(fù)載電流添加，VOH 會(huì)變低。此刻，斷定VOH有必要要考慮負(fù)載電流。
與串聯(lián)輸入電阻比較，更好的辦法是選用電阻分壓器將5V信號轉(zhuǎn)換到3.3V輸入范圍內(nèi)。電阻值的選擇有必要考慮到一切公役。
核算時(shí)可參閱下面的公式：
R2/(R1 + R2)×VOH (min)＞VIH(min) (輸入電壓為標(biāo)稱值5 V與最大負(fù)公役之和)
R2/(R1 + R2)×VOH (max)
在上述核算過程中還應(yīng)當(dāng)考慮到電阻值自身的公役。
另一種更簡單的解決方案是選用兼容TTL輸入的5V器材。TTL器材的VIH(min)是2.1V(Vdd為5V時(shí))。在大負(fù)載值條件下，大多數(shù)3.3V器材能夠支撐更高的VOH電平。此刻，解決方案是將外設(shè)器材更換為兼容TTL輸入的平等器材。
應(yīng)該很容易就能夠發(fā)現(xiàn)帶有TTL輸入的相似器材。表1給出了一些比如。
關(guān)于5V和3V器材共存的規(guī)劃，首要有必要了解邏輯電平緩輸入/輸出結(jié)構(gòu)。關(guān)于輸入，需求考慮VIH(確保被檢測為高輸入的電壓)和VIL(確保被檢測為低輸入的電壓)。將3.3V體系連接到5V器材時(shí)，VIH 一般會(huì)比VIL帶來更大的問題。當(dāng)然，這并不是說能夠疏忽VIL 參數(shù)。驅(qū)動(dòng)器材有必要輸出高于接納器材VIH(min)值的電壓才干確保正確的邏輯檢測�？墒牵偃珉妷禾咭膊缓谩�
簡直一切CMOS器材在一切I/O引腳都選用了某種方式的ESD維護(hù)。完成ESD維護(hù)最常見的辦法是選用箝位二極管將這些引腳連接到Vdd 和 Vss。這一般意味著最大輸入電壓為Vdd +0.3V，最小輸入電壓為Vss - 0.3V。假如電壓超出這一范圍，維護(hù)二極管就會(huì)導(dǎo)通。假如輸入端沒有串聯(lián)電阻，就會(huì)導(dǎo)致這些二極管通過極大電流，并有或許形成器材鎖死。這必定不是所希望發(fā)作的。假如電壓足夠高(如3.3V體系中的5V輸入)，那么串聯(lián)電阻有必要非常大才干確保箝位電流處于安全范圍內(nèi)。假如電阻足夠大，那么因?yàn)橐_電容和 PCB布線而引起的低輸入容抗或許就會(huì)變得重要起來。RC時(shí)間常數(shù)會(huì)導(dǎo)致信號推遲。許多出產(chǎn)商都主張不要運(yùn)用箝位二極管完成ESD維護(hù)。因此，選用串聯(lián)電阻并非將5V信號饋送到3.3V器材的最好辦法。
讓我們看一下標(biāo)準(zhǔn)CMOS器材的邏輯電平，大多數(shù)器材的VIH (min)都是0.7 Vdd或 0.8 Vdd。而 VIL(max) 大致在0.2 Vdd或0.3 Vdd。關(guān)于5V邏輯，對應(yīng)的VIH 為 3.5V或4.0V，VIL(max) 為1.0V或1.5V。在低負(fù)載時(shí)，大多數(shù)CMOS器材的輸出都接近于電源電壓(0.1 或 0.2V)。跟著負(fù)載電流添加，VOH 會(huì)變低。此刻，斷定VOH有必要要考慮負(fù)載電流。
與串聯(lián)輸入電阻比較，更好的辦法是選用電阻分壓器將5V信號轉(zhuǎn)換到3.3V輸入范圍內(nèi)。電阻值的選擇有必要考慮到一切公役。
核算時(shí)可參閱下面的公式：
R2/(R1 + R2)×VOH (min)＞VIH(min) (輸入電壓為標(biāo)稱值5 V與最大負(fù)公役之和)
R2/(R1 + R2)×VOH (max)
在上述核算過程中還應(yīng)當(dāng)考慮到電阻值自身的公役。
另一種更簡單的解決方案是選用兼容TTL輸入的5V器材。TTL器材的VIH(min)是2.1V(Vdd為5V時(shí))。在大負(fù)載值條件下，大多數(shù)3.3V器材能夠支撐更高的VOH電平。此刻，解決方案是將外設(shè)器材更換為兼容TTL輸入的平等器材。
應(yīng)該很容易就能夠發(fā)現(xiàn)帶有TTL輸入的相似器材。表1給出了一些比如。
| 【上一個(gè)】 開關(guān)電源變壓器的故障解決方法 | 【下一個(gè)】 如何減少開關(guān)電源對電網(wǎng)的干擾 |
| ^ 不同電源供電的電路橋接的有效方法 | ^ 不同電源供電的電路橋接的有效方法 |
| ^ 不同電源供電的電路橋接的有效方法 | ^ 開關(guān)電源廠家詳解不同電源供電的電路橋接的有效方法 |